齐鲁彩票

电子发烧友网 > 可编程逻辑 > 正文

FPGA系统复位过程中的亚稳态原理

2020年06月26日 16:37 次阅读

1. 应用背景

1.1         亚稳态发生原因

FPGA系统中,如果数据传输中不满足触发器的Tsu和Th不满足,或者复位过程中复位信号的释放相对于有效时钟沿的恢复时间(recovery time)不满足,就可能产生亚稳态,此时触发器输出端Q在有效时钟沿之后比较长的一段时间处于不确定的状态,在这段时间里Q端在0和1之间处于振荡状态,而不是等于数据输入端D的值。这段时间称为决断时间(resoluTIon TIme)。经过resoluTIon TIme之后Q端将稳定到0或1上,但是稳定到0或者1,是随机的,与输入没有必然的关系。

1.2         亚稳态发生场合

只要系统中有异步元件,亚稳态就是无法避免的,亚稳态主要发生在异步信号检测、跨时钟域信号传输以及复位等常用设计中。

1。3         亚稳态危害

由于产生亚稳态后,寄存器Q端输出在稳定下来之前可能是、振荡、固定的某一电压值。在信号传输中产生亚稳态就会导致与其相连其他数字部件将其作出不同的判断,有的判断到“1”有的判断到“0”,有的也进入了亚稳态,数字部件就会逻辑混乱。在复位电路中产生亚稳态可能会导致复位失败。怎么降低亚稳态发生的概率成了FPGA设计需要重视的一个注意事项。

2. 理论分析

2.1         信号传输中的亚稳态

齐鲁彩票 在同步系统中,输入信号总是系统时钟同步,能够达到寄存器的时序要求,所以亚稳态不会发生。亚稳态问题通常发生在一些跨时钟域信号传输以及异步信号采集上。

它们发生的原因如下:

(1)在跨时钟域信号传输时,由于源寄存器时钟和目的寄存器时钟相移未知,所以源寄存器数据发出数据,数据可能在任何时间到达异步时钟域的目的寄存器,所以无法保证满足目的寄存器Tsu和Th的要求;

(2)在异步信号采集中,由于异步信号可以在任意时间点到达目的寄存器,所以也无法保证满足目的寄存器Tsu和Th的要求;

齐鲁彩票 当数据在目的寄存器Tsu-Th时间窗口发生变化,也即当数据的建立时间或者保持时间不满足时,就可能发生亚稳态现象。如图3。1所示。

屋檐下的龙卷风

图3.1  亚稳态产生示意图

由图可知,当产生亚稳态后Tco时间后会有Tmet(决断时间)的振荡时间段,当振荡结束回到稳定状态时为“0”或者“1”,这个是随机的。因此,会对后续电路判断造成影响。

2。2         复位电路的亚稳态

2.2.1    异步复位电路

在复位电路设计中,复位信号基本都是异步的,常用异步复位电路Verilog描述如下:

always @(posedge clk or negedge rst_n)

begin

(!rst_n) a <= 1’b0;

else         a <= b;

end

综合出来复位电路模型如图3。2所示:

图3.2  异步复位电路模型

齐鲁彩票 如图3。3所示,为复位电路复位时序图。如果异步复位信号的撤销时间在Trecovery(恢复时间)和Tremoval(移除时间)之内,那势必造成亚稳态的产生,输出在时钟边沿的Tco后会产生振荡,振荡时间为Tmet(决断时间),最终稳定到“0”或者“1”,就会可能造成复位失败。

图3.3  异步复位时序

2.2.2    同步复位电路的亚稳态

在复位电路中,由于复位信号是异步的,因此,有些设计采用同步复位电路进行复位,并且绝大多数资料对于同步复位电路都认为不会发生亚稳态,其实不然,同步电路也会发生亚稳态,只是几率小于异步复位电路。

如下面verilog代码对同步复位电路的描述。

always @(posedge clk)

begin

if(!rst_n) a <= 1’b0;

else         a <= b;

end

综合出硬件电路如图3。4所示。

图3.4  同步复位电路

在此,我们不讨论同步复位的消耗资源问题,只讨论同步复位的亚稳态产生情况。

当输入端Din为高电平,而且复位信号的撤销时间在clk的Tsu和Th内时候,亚稳态就随之产生了。如图3.5时序所示,当复位撤销时间在clk的Tsu和Th内,输入数据为“1”,通过和输入数据相与后的数据也在clk的Tsu和Th内,因此,势必会造成类似异步信号采集的亚稳态情况。

图3。5  同步复位电路时序图

2.3         亚稳态产生概率以及串扰概率

齐鲁彩票 在实际的FPGA电路设计中,常常人们想的是怎么减少亚稳态对系统的影响,很少有人考虑怎么才能减少亚稳态发生几率,以及亚稳态串扰的概率问题。

2。3。1    亚稳态发生概率

由上面分析得知,系统亚稳态发生的都是由于clk的Tsu和Th不满足,又或者是复位信号的移除和恢复时间不满足。常用FPGA器件的Tsu+Th约等于1ns,复位移除和恢复时间相加约等于1ns。

当异步信号不是一组数据,或者信号量较少,那就需要对异步信号进行同步处理,例如对一个异步脉冲信号进行采集,只要脉冲信号变化发生在时钟Tsu和Th窗口内,那就很可能会产生亚稳态,亚稳态产生的概率大概为:

概率 = (建立时间 + 保持时间)/ 采集时钟周期                                                                            (公式3-1)

由公式3-1可以看出,随着clk频率的增加,亚稳态发生的几率是增加的。

例如,为系统采用100M时钟对一个外部信号进行采集,采集时钟周期为10ns,那采集产生亚稳态的概率为:1ns/10ns = 10%

齐鲁彩票 同理采用300M时钟对一个外部信号进行采集,那产生亚稳态的概率为:1ns/3.3ns = 30%

如果采用三相相位差为120°的时钟对一个外部信号进行采集,那产生亚稳态的概率接近90%

所以在异步信号采集过程中,要想减少亚稳态发生的概率:

(1) 降低系统工作时钟,增大系统周期,亚稳态概率就会减小;

(2) 采用工艺更好的FPGA,也就是Tsu和Th时间较小的FPGA器件;

2.3.2    亚稳态的串扰概率

使用异步信号进行使用的时候,好的设计都会对异步信号进行同步处理,同步一般采用多级D触发器级联处理,如图3.6所示,采用三级D触发器对异步信号进行同步处理。

图3.6  三级寄存器同步

这种模型大部分资料都说的是第一级寄存器产生亚稳态后,第二级寄存器稳定输出概率为90%,第三极寄存器稳定输出的概率为99%,如果亚稳态跟随电路一直传递下去,那就会另自我修护能力较弱的系统直接崩溃。接下来我们分析这种串扰的概率问题。

如图3.7所示为一个正常第一级寄存器发生了亚稳态,第二级、第三极寄存器消除亚稳态时序模型。

图3。7 三级寄存器消除亚稳态

由上图可以看出,当第一个寄存器发生亚稳态后,经过Tmet的振荡稳定后,第二级寄存器能采集到一个稳定的值。但是为什么第二级寄存器还是可能会产生亚稳态呢?

由于振荡时间Tmet是受到很多因素影响的,所以Tmet时间又长有短,所以当Tmet时间长到大于一个采集周期后,那第二级寄存器就会采集到亚稳态。如图3.8所示。

图3.8  二级寄存器亚稳态

由上图可知,第二级也是一个亚稳态,所以在这种情况下,亚稳态产生了串扰,从第一级寄存器传到了第二级寄存器,同样也可能从第二级寄存器串扰到第三级寄存器。这样会让设计逻辑判断出错,产生亚稳态传输,可能导致系统死机奔溃。

2.3.3    亚稳态振荡时间Tmet

亚稳态震荡时间Tmet关系到后级寄存器的采集稳定问题,Tmet影响因素包括:器件的生产工艺、温度、环境以及寄存器采集到亚稳态离稳定态的时刻等。甚至某些特定条件,如干扰、辐射等都会造成Tmet增长。

3. 应用分析

有亚稳态产生,我们就要对亚稳态进行消除,常用对亚稳态消除有三种方式:

(1)       对异步信号进行同步处理;

(2)       采用FIFO对跨时钟域数据通信进行缓冲设计;

(3)       对复位电路采用异步复位、同步释放方式处理。

3.1.1    对异步信号进行同步提取边沿

在异步通信或者跨时钟域通信过程中,最常用的就是对异步信号进行同步提取边沿处理。对一个异步信号进行提取上升沿通常采用程序清单 4.1所示。

程序清单 4.1 双极寄存器提取边沿

input      sig_nsyn;

wire        sig_nsyn_p;

reg[1:0]   sig_nsyn_r;

always @(posedge clk or negedge rst_n)

begin

if(!rst_n) sig_nsyn_r <= 2’d0;

else         sig_nsyn_r <= { sig_nsyn_r [0], sig_nsyn };

end

assign     sig_nsyn_p = sig_nsyn_r[0] & ~sig_nsyn_r[1];

这种边沿提取方式对于一个稳定的系统是不合适的,例如:当第一级寄存器采集到亚稳态,那势必造成sig_nsyn_p输出亚稳态,这样就会对采用sig_nsyn_p的信号进行判断的电路造成影响,甚至判断出错误的值。

齐鲁彩票 根据3。3。1小节的亚稳态产生概率,如果在100M时种下那第一级寄存器产生亚稳态的概率约为10%,随着系统采集频率升高,那产生亚稳态的概率也会随之上升。因此,在进行异步信号跨频提取边沿时候,一般采用多进行一级寄存器消除亚稳态,可能在系统稳定性要求高的情况下,采用更多级寄存器来消除亚稳态,如程序清单 4。2所示,即为采用4级寄存器消除亚稳态,相应的边沿信号产生的时间就晚了两个时钟周期。

程序清单 4。2 多级寄存器提取边沿信号

input      sig_nsyn;

wire        sig_nsyn_p;

reg[3:0]   sig_nsyn_r;

always @(posedge clk or negedge rst_n)

begin

if(!rst_n) sig_nsyn_r <= 2’d0;

else         sig_nsyn_r <= { sig_nsyn_r [2::0], sig_nsyn };

end

assign     sig_nsyn_p = sig_nsyn_r[2] & ~sig_nsyn_r[3];

3。1。2    FIFO进行异步跨频数据处理

齐鲁彩票 当数据流从一个时钟域到另一个时钟域的时候,绝大多数情况下都采用FIFO来作为中间缓冲,采用双时钟对数据缓冲,就可以避免亚稳态的发生。

3.1.3    异步复位,同步释放

对于复位情况下的亚稳态,常常是由于恢复时间和移除时钟不满足造成的,因此,最常用的处理方式是采用异步复位、同步释放。常用电路模型如所示。采用第二级寄存器输出作为全局复位信号输出。

程序清单 4.3  异步复位处理

wire        sys_rst_n;

reg [1:0]  rst_r;

always @(posedge clk or negedge rst_n)

begin

if(!rst_n) rst_r <= 2’d0;

else         rst_r <= {rst_r[0], 1’b1};

end

assign     sys_rst_n = rst_r[1];

通过上面三种方式处理异步信号、异步数据、以及异步复位可有效的提高系统的稳定性。减少亚稳态的产生。

下载发烧友APP

打造属于您的人脉电子圈

关注电子发烧友微信

有趣有料的资讯及技术干货

关注发烧友课堂

锁定最新课程活动及技术直播

电子发烧友观察

一线报道 · 深度观察 · 最新资讯
收藏 人收藏
分享:

评论

相关推荐

写好状态机--从2019年全国FPGA竞赛谈Verilog编码技巧

理解Verilog编码技巧掌握FPGA中状态机的写法掌握非重叠序列检测代器Verilog代码编写
发烧友学院发表于 2020-04-21 00:00 19529次阅读
写好状态机--从2019年全国FPGA竞赛谈Verilog编码技巧

齐鲁彩票基于80C196KD单片机和RS-422A通信实...

·由于PC机运行的windows98系统是非任务抢断型的操作系统,在如此高的通讯速率要求下(两路雷达....
发表于 2020-06-26 11:46 38次阅读
基于80C196KD单片机和RS-422A通信实...

FPGA的时钟设计:如何建立时间与保持时间

时钟是整个电路最重要、最特殊的信号,系统内大部分器件的动作都是在时钟的跳变沿上进行, 这就要求时钟信....
发表于 2020-06-26 10:37 33次阅读
FPGA的时钟设计:如何建立时间与保持时间

齐鲁彩票基于max7000芯片和可编程逻辑器件实现时间数...

时间数字转换(tdc)技术原本是实验核物理中的课题,随着科学技术的不断发展,精密时间测量数字化技术在....
发表于 2020-06-26 09:45 26次阅读
基于max7000芯片和可编程逻辑器件实现时间数...

基于CPLD芯片和VerilogHDL语言实现位...

异步串行通信是现代电子系统中最常用的数据信息传输方式之一,一般情况下,为了能够正确地对异步串行数据进....
发表于 2020-06-26 09:29 18次阅读
基于CPLD芯片和VerilogHDL语言实现位...

异步信号边沿检测电路该如何实现呢?

当检测到上升沿时, pos_edge信号输出一个时钟周期的高电平; 检测到下降沿时,neg_edge....
发表于 2020-06-26 06:28 33次阅读
异步信号边沿检测电路该如何实现呢?

齐鲁彩票同步复位电路和异步复位电路区别分析

异步复位信号a是异步复位信号源,异步复位信号b、c、d是到达触发器的异步信号。我们可以看到,b信号是....
发表于 2020-06-26 05:36 164次阅读
同步复位电路和异步复位电路区别分析

FPGA数字电子系统的设计方法

在进行硬件单元电路设计时,必须明确对各单元电路的具体要求,详细拟定出单元电路的性能指标,认真考虑各单....
发表于 2020-06-25 17:09 40次阅读
FPGA数字电子系统的设计方法

大学生如何学习FPGA初学者怎么学FPGA

无论是从自身的发展,还是从FPGA所拥有的巨大市场来讲,学习FPGA都是一个不错的选择,对大家来说FPGA技术...
发表于 2020-06-23 15:12 125次阅读
大学生如何学习FPGA初学者怎么学FPGA

FPGA有哪些特点和优势 FPGA与MCU有什么区别

从1985年第一颗FPGA诞生至今,FPGA已经历了将近20多个年头,从当初的几百个门电路到现在的几百万门、几千万门...
发表于 2020-06-23 15:04 120次阅读
FPGA有哪些特点和优势 FPGA与MCU有什么区别

FPGA是怎么起源的 FPGA是怎样产生

FPGA的很有发展前景,那你知道FPGA是怎样产生的吗?20世纪60年代,晶体管技术迅速的发展,数字集成电路以双极...
发表于 2020-06-23 13:54 114次阅读
FPGA是怎么起源的 FPGA是怎样产生

FPGA有哪些应用及发展前景如何

FPGA作为一种高新的技术,已经逐渐普及到了各行各业,无论是消费类、通信类、电子行业,它的身影都无处不在。从19...
发表于 2020-06-23 13:51 106次阅读
FPGA有哪些应用及发展前景如何

ISE开发时需要注意什么

ISE 要求在对文件进行综合或布线之前必须要有一个存在的工程,在新建 工程时,需要设置以下几点。 (1)工程名,最...
发表于 2020-06-23 10:37 105次阅读
ISE开发时需要注意什么

ISE软件工作环境设置 FPGA开发前需要准备什么

在 ISE General 中主要有下面几个选项可以进行设置。 (2)图形编辑器(Schematic Editor)。这里可设置跳格键(...
发表于 2020-06-23 10:28 110次阅读
ISE软件工作环境设置 FPGA开发前需要准备什么

齐鲁彩票一文了解MIPS的寄存器

MIPS 有32个寄存器(0~31), 每个寄存器各有不同的用途。
发表于 2020-06-23 08:59 58次阅读
一文了解MIPS的寄存器

“傻瓜的FPGAs”电子书下载

Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1Icons Used in This...
发表于 2020-06-22 18:10 263次阅读
“傻瓜的FPGAs”电子书下载

EtherCAT主站协议可以使用FPGA/DSP实现吗?

发表于 2020-06-22 14:34 151次阅读
EtherCAT主站协议可以使用FPGA/DSP实现吗?

使用单片机设计打铃器的程序

软件描述: 上电后,时钟从00.00.00(时/分/秒)自动走时,在走时状态时 , 按PB4(设定;....
发表于 2020-06-21 11:05 531次阅读
使用单片机设计打铃器的程序

使用单片机控制微型打印机的资料详细概述

由于常用的微型针式打印机的速度慢,噪声大,无法满足某些场合的需要。微型热敏打印机具有打印速度快、噪音....
发表于 2020-06-21 11:04 692次阅读
使用单片机控制微型打印机的资料详细概述

RS-485收发器实现USB端口和PS2端口的切...

USB协议虽然很复杂, 但是MOUSE端需要编写的程序却十分有限。 用户很容易就能和PC建立联系。(....
发表于 2020-06-20 10:53 444次阅读
RS-485收发器实现USB端口和PS2端口的切...

论述单片机、ARM、FPGA和嵌入式系统的特点区...

论述单片机、ARM、FPGA和嵌入式系统的特点区别
发表于 2020-06-20 09:04 740次阅读
论述单片机、ARM、FPGA和嵌入式系统的特点区...

寄存器的特性和四大种类

寄存器是由触发器组成的,一个触发器是一个一位寄存器。多个触发器就可以组成一个多位的寄存器。由于寄存器....
发表于 2020-06-19 16:44 312次阅读
寄存器的特性和四大种类

FPGA零基础学习:Intel FPGA 开发流程(下)

本次带来FPGA系统性学习系列,今天开始正式更新,之前更新过类似的郝旭帅FPGA零基础学习系列,由于时间久远,...
发表于 2020-06-19 11:44 229次阅读
FPGA零基础学习:Intel FPGA 开发流程(下)

FPGA零基础学习:Intel FPGA 开发流程(上)

本次带来FPGA系统性学习系列,今天开始正式更新,之前更新过类似的郝旭帅FPGA零基础学习系列,由于时间久远,...
发表于 2020-06-19 11:41 258次阅读
FPGA零基础学习:Intel FPGA 开发流程(上)

使用寄存器的逻辑操作指令是什么?

操作系统中硬件相关的部分集中体现在汇编指令和对寄存器的操作中,因此我们对ARM体系结构的介绍也围绕A....
发表于 2020-06-18 15:49 327次阅读
使用寄存器的逻辑操作指令是什么?

FPGA国内厂商VS国外厂商

FPGA是一个技术壁垒高的行业,有人认为FPGA公司就是半个 IC 设计公司+半个软件公司,硬件结构....
发表于 2020-06-18 15:45 472次阅读
FPGA国内厂商VS国外厂商

闪存转换器为什么以速度快著称?

一旦执行特定任务,FPGA系统必须与现实世界相连接,而所有工程师都知道现实世界是以模拟信号而非数字信....
发表于 2020-06-18 14:42 200次阅读
闪存转换器为什么以速度快著称?

齐鲁彩票在没有综合工具情况下,如何设计数字电路?

虽然在FPGA中,利用综合工具来可以将VHDL或者Verilog代码转化成电路。但是作为FPGA工程....
发表于 2020-06-17 16:33 241次阅读
在没有综合工具情况下,如何设计数字电路?

基于FPGA的除法器纯逻辑设计案例

前边写了很多关于板上外围器件的评测文章,这篇是FPGA纯逻辑设计,是FPGA的另一部分——算法实现,....
发表于 2020-06-17 10:17 755次阅读
基于FPGA的除法器纯逻辑设计案例

Laplacian算子的FPGA实现方法

拉普拉斯算子是一种重要的图像增强算子,它是一种各向同性滤波器,即滤波器的响应与滤波器作用图像的突变方....
发表于 2020-06-16 17:47 344次阅读
Laplacian算子的FPGA实现方法

FPGA+DSP的高速AD采集处理开发详解

案例说明 1. Kintex-7 FPGA使用SRIO IP核作为Initiator,通过AD961....
发表于 2020-06-15 18:18 498次阅读
FPGA+DSP的高速AD采集处理开发详解

这家国产FPGA换道超车!强攻5G和AI市场!

电子发烧友网报道(文/黄晶晶)FPGA芯片在全球两大巨头的把持下,国产厂商一直盘旋于中低端应用市场。....
发表于 2020-06-15 09:59 2254次阅读
这家国产FPGA换道超车!强攻5G和AI市场!

FPGA国内知名七大厂商

FPGA是可以先购买再设计的“万能”芯片。FPGA(Field-ProgrammableGateAr....
发表于 2020-06-14 10:15 1366次阅读
FPGA国内知名七大厂商

FPGA硬件 国内厂商VS国外厂商

FPGA是可以先购买再设计的“万能”芯片。FPGA(Field-ProgrammableGateAr....
发表于 2020-06-14 09:50 1760次阅读
FPGA硬件 国内厂商VS国外厂商

使用单片机实现时钟设计的资料详细概述

X1226具有时钟和日历的功能,时钟依赖时、分、秒寄存器来跟踪,日历依赖日期、星期、月和年寄存器来跟....
发表于 2020-06-13 11:13 560次阅读
使用单片机实现时钟设计的资料详细概述

FPGA在航天领域有什么应用

 现场可编程门阵列 ( Field programmable gatearrays, FPGA) 是....
发表于 2020-06-12 17:43 224次阅读
FPGA在航天领域有什么应用

齐鲁彩票FPGA在消费电子领域的应用及发展趋势

FPGA——这个从陌生到熟悉、从高贵到平凡、从神秘到充满吸引力……电子应用工程师和设计者们开始思考将....
发表于 2020-06-12 17:31 264次阅读
FPGA在消费电子领域的应用及发展趋势

fpga有哪些应用领域

网络存储产品,特别是现在的NAS,或者SAN设备上,其存储的时间、接口、安全性等都要求较高,而FPG....
发表于 2020-06-11 17:28 254次阅读
fpga有哪些应用领域

RISC-V给FPGA带来了什么机遇

RISC-V的发展速度比我预期的要快得多。我认为这将给FPGA带来一个巨大的机会,使其可以更多地蚕食....
发表于 2020-06-09 15:34 225次阅读
RISC-V给FPGA带来了什么机遇

51单片机进阶学习计划

这是进阶的核心内容,单片机的特殊功能全部集中在P3口,这些引脚具有多功能,可通过寄存器配置(关于寄存....
发表于 2020-06-05 16:27 335次阅读
51单片机进阶学习计划

两大美国寡头垄断FPGA领域35年,国产8大家能...

5月底,据业内人士透露,华为已储备2年的美国关键芯片,尤其希望多储备对5G基站至关重要的进口FPGA....
发表于 2020-06-04 14:34 1560次阅读
两大美国寡头垄断FPGA领域35年,国产8大家能...

基于FPGA的工业物联网解决方案

 随着互联网红利逐渐消失,物联网在整体科技发展潮流中顺势而行,成为被普遍看好的新一代产业发展方向。
发表于 2020-06-04 11:11 165次阅读
基于FPGA的工业物联网解决方案

FPGA发展的三个纪元分析

在2020年1月22日于旧金山GlassHouse举办的“下一代FPGA平台(TheNextFPGA....
发表于 2020-06-04 11:03 159次阅读
FPGA发展的三个纪元分析

齐鲁彩票FPGA内部基本结构包括哪些

FPGA的基本组成有:可编程I\O单元、基本可编程逻辑单元、内嵌RAM块、丰富的布线资源、底层嵌入功....
发表于 2020-06-04 10:55 268次阅读
FPGA内部基本结构包括哪些

FPGA的多芯片封装技术介绍

FPGA封装中的存储器一般是在高密度、高带宽、高带宽、高成本的技术中实现,比如HBM。由于我们是通过....
发表于 2020-06-04 10:37 159次阅读
FPGA的多芯片封装技术介绍

齐鲁彩票FPGA技术的主要发展方向

FPGA技术之所以具有巨大的潜在市场,其根本原因在于FPGA不仅可以实现电子系统小型化、低功耗、高可....
发表于 2020-06-04 10:26 219次阅读
FPGA技术的主要发展方向

ASIC和FPGA的区别是什么

FPGA(现场可编程门阵列)也是一种IC。顾名思义,只要有合适的工具和适当的专业基础,工程师就可以对....
发表于 2020-06-04 10:10 298次阅读
ASIC和FPGA的区别是什么

使用带有片上高速网络的FPGA的八大好处

NoC的内部由一组行和列组成,它们在整个FPGA逻辑阵列中将网络数据流量从水平和垂直方向上进行分发。
发表于 2020-06-03 16:55 736次阅读
使用带有片上高速网络的FPGA的八大好处

赛灵思宣布推出专为联网和存储加速而优化的 Ult...

VU23P 具备一系列卓越特性,它在 Virtex UltraScale 产品组合中实现了最高的查找....
发表于 2020-06-03 16:47 536次阅读
赛灵思宣布推出专为联网和存储加速而优化的 Ult...

开创先河:探索FPGA虚拟化之路

私有云(如下图)更像单独为一个企业或用户搭建的服务器,这个服务器要能够支持多个用户或多个任务同时执行....
发表于 2020-06-03 16:36 582次阅读
开创先河:探索FPGA虚拟化之路

齐鲁彩票独家|中国厂商拿下自动驾驶大量订单,看AI如何造...

在资本寒冬及全球汽车销量大规模下滑的情况,早期进入的一批创业公司生存现状如何?本文从自动驾驶行业本身....
发表于 2020-06-03 09:15 5635次阅读
独家|中国厂商拿下自动驾驶大量订单,看AI如何造...

FPGA的基本组成结构

对于FPGA的学习者而言,怎样学习FPGA是大家争论不断的。有的认为要先学习语言,也就是HDL硬件描....
发表于 2020-06-01 09:07 248次阅读
FPGA的基本组成结构

国产化率仅4%,中国FPGA厂商在这些领域发力!

国内FPGA市场大约120亿,其中民用市场100亿,FPGA市场国产率约为4%。面对这样的现状,国产....
发表于 2020-06-01 08:52 4170次阅读
国产化率仅4%,中国FPGA厂商在这些领域发力!

FPGA中隐藏了安全漏洞?给FPGA产业将带来哪...

这段时间,波鸿鲁尔大学霍斯特·戈茨IT安全研究所和马克斯·普朗克网络安全与隐私保护研究所的研究人员在....
发表于 2020-06-01 08:49 126次阅读
FPGA中隐藏了安全漏洞?给FPGA产业将带来哪...

齐鲁彩票一款非常可靠耐用的模数转换器--ADC120

ADC120上可以应用8路不同的单端输入信号,这对于需要监测多个通道的应用而言大有裨益。内部多路复用....
发表于 2020-05-30 10:11 632次阅读
一款非常可靠耐用的模数转换器--ADC120
闲来斗地主 234彩票 国丰彩票 112彩票 吉林快3